12. INTERFACE ENTREE/SORTIE 16 VOIES AVEC LE 8212 L'interface du chapitre dernier n'autorisait que des opérations de sortie. Le circuit décrit ici est capable de transmettre des données vers l'extérieur, mais aussi d'en recevoir pour pouvoir les traiter par la suite. Son mode de fonctionnement -uniquement en entrée, uniquement en sortie ou les deux combinés- n'est pas fixé par programme, contrairement au PIO que nous verrons plus loin, mais par une intervention physique. Cela simplifie grandement la programmation. Ce sont deux circuits intégrés du type 8212 qui constituent les pièces maîtresses de cette interface. Leur brochage vous est donné à la figure 46. Ce circuit intégré est construit â base d'une mémoire réalisée à l'aide de bascules (flip-flop), et d'un driver pour chaque sortie. Le CI est ainsi capable de fournir un courant de 15 mA sur chacune des sorties D7-D0. Au contraire du 8255, commandé par programme, les fonctions du 8212 sont déterminée une fois pour toutes avec des connexions électriques. SORTIES DONNEE SORTES DONNEE FIGURE 46 : BROCHAGE DU CIRCUIT INTERFACE 8212 Les signaux de commande suivants se tiennent à la disposition de l'utilisateur; INT: Interruption, actif à L, broche 23 Sous certaines conditions on peut déclencher ici une interruption de programme. Pour nos applications ce signal ne sera pas utilisé. MODE: Détermine le mode de fonctionnement, broche 2 Le 8212 connaît trois modes différents: – mode émission de données = niveau H
– mode réception de données = niveau L
– réception de données avec interruptions STROBE: Validation de la réception de données, broche 11 CLEAR: Reset, actif à L, broche 14 CS1: Chip-Select, actif â L, broche 1 CS2: Chip-Select, actif à H, broche 13 Le 8212 dispose de deux entrées Chip-Select et peut donc être activé soit par un niveau H, soit par un niveau L. Si la condition Chip-Select n'est pas vérifiée, les sorties se mettent en haute impédance, le troisième état logique.
Le schéma complet de l'interface E/S se trouve à la figure 47, Le décodage d'adresse emploie la technique du chapitre 6.1. On nécessite deux bits d'adresse, A3,et A2, pour pouvoir sélectionner séparément les deux circuits d'E/S. 
Pour vérifier la condition Chip-Select, actif à L, on a relié les deux entrées à la broche 8 de IC 1. On aurait aussi pu les mettre à la masse.
L'entrée 13 du 8212 est active à H. Si on la reliait directement au bit A3 (resp. A2), le circuit serait validé à chaque fois que ce bit est positionné.
Dans ce cas tout le travail de décodage serait anéanti, quand on pense au nombre d'adresses pour lesquelles A3 ou A2 sont au niveau H. Or notre but est Justement de maintenir ce domaine d'adresses le plus étroit possible.
Pour cette raison l'entrée de validation de IC 5/6 reçoit son signal après une combinaison logique des deux bits A3 et A2 avec la sortie de La condition est la suivante: IC 5 ou IC 6 ne doivent être validés que si le bit correspondant A3 ou A2 est au niveau H et qu'en même temps la sortie Chip-Select de IC 1 (broche 8) présente un niveau L.
Si vous avez consciencieusement étudié le chapitre 5, où l'on traitait des différentes portes logiques, vous avez certainement déjà trouvé une façon de résoudre ce problème.
Pour une meilleure compréhension, résumons ce que nous venons de voir dans une table de vérité: -ENTREES- –SORTIE–
A3 -CS- broche13,IC5
-----------------------------------
L ;L ; L
L ;H ; L
H ;L ; H
H ;H ; LEncore une fois vous chercherez en vain un circuit réalisant une telle fonction, même avec des ou-exclusif on ne peut rien faire. Par contre si nous inversons un des deux signaux d'entrée, par exemple le Chip-Select comme cela a été fait à la figure 47, nous obtenons quelque chose de plus courant. Voici la nouvelle table de vérité: –ENTREES– –SORTIE–
A3 +CS+ broche13,IC5
------------------------------------
L ;L ; L
L ;H ; L
H ;L ; L
H ;H ; HEt nous reconnaissons immédiatement la fonction AND, qui se trouve par exemple dans un bottier 7408 (1C 7).
Les bits Al et AO .n'interviennent pas dans le décoaage de cette interface. Rappelons que l'on désigne l'état d'un bits qui n'influence pas le résultat par un "x", ce qui signifie qu'il prendre indifféremment l'état H ou L.
La broche 2, MODE, permet de sélectionner le sens de transit des données. Un niveau H fait travailler le CI en émission, un L le fait travailler en réception. Le circuit intégré est compatible TTL, le signal doit satisfaire à certaines conditions: en émission:
------------ état H – au moins 2,4 Volt
état L – au plus 2,0 Volt en réception:
-------------
état H – au moins 2,0 Volt
état L – au plus 0,8 Volt ADRESSAGE: Décodeur d'adresses: programmable sur F8F , F9F , FAF , FBF
Les 4 bits de poids faible de ces adresses on la signification suivante: A3 A2 A1 A0 adr. hexa. MODE signification
-----------------------------------------------
0 1 x x "4" - "7" "H" IC5 en sortie
0 1 x x "W" - "7" "L" IC5 en entrée
1 0 x x "8" - "B" "H" IC6 en sortie
1 0 x x "8" - "B" "L" IC6 en entrée
1 1 x x "C" - "F" "x" état interdit !Les valeurs C, D, E et F pour le nibble (demi-octet) de poids faible ne sont pas permises car il pourrait se produire des complications sur le BUS de données si l'on activait ensemble les deux circuits ! Bien entendu vous n'avez pas à retenir toutes ces adresses, deux suffisent, mais il faut quand même faire attention è ce qu'elles ne soient pas déjà affectées à une autre extension. Voici une suggestion: IC 5 activé: port A – adresse FBF4
IC 6 activé: port B -- adresse FBF8 Les inters DIL affectés aux bits A11-A8 doivent donc être positionnés sur "B": A11 A10 A9 A8
-----------------
OFF ON OFF OFF = 1 0 1 1 = B
REALISATION DU CIRCUIT A cause des nombreuses interconnexions il a encore une fois été nécessaire d'employer un circuit imprimé double face, dont vous pouvez voir le tracé aux figures 48 et 49. Le schéma d'implantation se trouve en figure 50.
Les endroits où il faut établir une liaison entre les pistes des deux côtés sont marqués d'un petit carré. LISTE DES COMPOSANTS IC 1 = 74LS30
IC 2 = 74LS85
IC 3 = 74LS08
IC 4 = 74LS00
IC 5 = 8212
IC 6 = 8212
IC 7 = 74LS08 Rn = Réseau de résistances 4 x 4,7k
DIL = Quadruple inter DIL C1 = 100 nF
C2 = 10-47 uF/10 Volt
X1 = Connecteur VG 2 x 32 broches, a+c
X2,3 = Connecteurs à 10 picots au pas de 2,54 mm On commence par établir les nombreux points de contact entre les deux faces du circuit imprimé (pour la méthode voir chapitre 3). On continue avec les supports de CI et le connecteur, puis les autres composants. Pour terminer il vous faut installer deux straps (ponts de fil) en fonction du mode dans lequel vous désirez faire fonctionner la carte. Le connecteur VG est installé de telle manière à ce que vous puissiez enficher le circuit sur la carte d'extension et sur la carte d'adaptation. Chaque port dispose, en plus du BUS de données, de la masse et du +5 Volt. 
FIGURE 48 : CIRCUIT IMPRIME DE L'INTERFACE E/S 16 VOIES COTE COMPOSANTS
FIGURE 49 : CIRCUIT IMPRIME DE L'INTERFACE E/S 16 VOIE! COTE SOUDURES
FIGURE 51 : CE SONT LES DEUX STRAPS VISIBLES SUR CETTE PHOTO QUI DETERMINENT LE MODE DE FONCTIONNEMENT DE L'INTERFACE. ICI: A GAUCHE EN SORTIE ET A DROITE EN ENTREE.
FIGURE 52 : LA CARTE INTERFACE E/S 16 VOIES TERMINEE LE
DECODEUR D'ADRESSES A ETE POSITIONNE SUR "9"
CPCrulez[Content Management System] v8.7-desktop
Page créée en 019 millisecondes et consultée 2051 foisL'Amstrad CPC est une machine 8 bits à base d'un Z80 à 4MHz. Le premier de la gamme fut le CPC 464 en 1984, équipé d'un lecteur de cassettes intégré il se plaçait en concurrent du Commodore C64 beaucoup plus compliqué à utiliser et plus cher. Ce fut un réel succès et sorti cette même années le CPC 664 équipé d'un lecteur de disquettes trois pouces intégré. Sa vie fut de courte durée puisqu'en 1985 il fut remplacé par le CPC 6128 qui était plus compact, plus soigné et surtout qui avait 128Ko de RAM au lieu de 64Ko. |
| 
