The first (screenshot1.png) is normal access by DMA0,1,2. And sequence seem to be: DMAx : select AY register AY inactive write register AY inactive restore previous ay register selection AY inactive
In my example, i select Ay reg 0 then 3 before DMA access, and you can see the last selected reg (3) is restore after each DMA access (DMA0 access to Reg8, DMA1 => Reg9, and DMA2 => Reg10)
In my second screenshots (screenshot2.png), i try to selected AY reg by CPU when a DMA access occured. It seem that after DMA access (restore ay register), CPU takes over for some times (about 3µs) then next DMA access ...
+++
PS : sorry for my bad english
Vous n’êtes pas autorisé(e) à consulter les fichiers insérés à ce message.
Utilisateur(s) parcourant ce forum : Aucun utilisateur inscrit et 77 invité(s)
Vous ne pouvez pas publier de nouveaux sujets dans ce forum Vous ne pouvez pas répondre aux sujets dans ce forum Vous ne pouvez pas éditer vos messages dans ce forum Vous ne pouvez pas supprimer vos messages dans ce forum Vous ne pouvez pas insérer de pièces jointes dans ce forum