CODING ★ Dr.Watson - Autoformation à l'assembleur par Micro Application ★

Dr.Watson - Autoformation à l'assembleur par Micro Application - Annexe 2
ANNEXE 2

ÉFFETS DES INSTRUCTIONS SUR LES FLAGS

Les Flags

Bit Flag

0 C Carry

1 N Addition/Soustraction

2 P/V Parité/Dépassement

3 - -

4 H Demi-carry

5 - -

6 Z Zéro

7 S Signe

Effets des Instructions Sur Le Flag Signe

--------------------------------------------------------------------------------------------------

Groupe Instruction ; Effets

--------------------------------------------------------------------------------------------------

Charge LD A,I Mis si registre I est négatif, sinon annulé

8 bits LD A,R Mis si registre R est négatif, sinon annulé

--------------------------------------------------------------------------------------------------

Compare CPI,CPIR Mis si résultat est négatif, sinon annulé

CPD,CPDR

-------------------------------------------------------------------------------------------------

ADD A,S

ADC A,S

SUB S

SBC A,S

AND S

arithmé- OR S Mis si résultat est négatif, sinon annulé

tique XOR S

8-bits CP S

INC S

DEC S

--------------------------------------------------------------------------------------------------

arithmé-

tique DAA Mis si bit supérieur de A=1, sinon annulé

générale

NEG Mis si résultat est négatif, sinon annulé

--------------------------------------------------------------------------------------------------

arithmé- ADC HL,SS Mis si résultat est négatif, sinon annulé

tique SBC HL,SS

16-bits

--------------------------------------------------------------------------------------------------

RLC S

RL S

Décalage RRC S

et RR S Mis si résultat est négatif, sinon annulé

rotation SLA S

SRA S

SRL S

RLD Mis si A est négatif acres décalage, sinon

RRD annulé

--------------------------------------------------------------------------------------------------

--------------------------------------------------------------------------------------------------

Bit BIT B,S Altéré

--------------------------------------------------------------------------------------------------

IN R, (C) Mis si donnée entrée est négative, sinon annulé

Entrées IN,INIR

et IND, INDR Altéré

Sorties OUTI,OTIR

OUTD,OTDR

--------------------------------------------------------------------------------------------------

Effets Des Instructions Sur Le Flag Zéro

--------------------------------------------------------------------------------------------------

Groupe Instruction ; Effets

--------------------------------------------------------------------------------------------------

Charge LD A,I Met Z si registre I=0, sinon annule Z

8-bits LDA,R Met Z si registre R=0, sinon annule Z

--------------------------------------------------------------------------------------------------

Compare CPL,CPIR,

CPD,CPDR Met Z si A=(HL), sinon annule Z

--------------------------------------------------------------------------------------------------

ADD A,S

ADC A,S

SUB S

SBC A,S

Arithmé- OR S Met Z si résultat=0, sinon annule Z

tique XOR S

8-bits CP S

INC S

DEC S

--------------------------------------------------------------------------------------------------

arithmé- DAA

tique NEG Met Z si résultat=0, sinon annule Z

générale

--------------------------------------------------------------------------------------------------

arithmé- ADC HL,SS

tique SBC HL,SS Met Z si résultat=0, sinon annule Z

16-bits

--------------------------------------------------------------------------------------------------

RLC S

RL

RRC S

Décalage RR S

et SLA S Met Z si résultat=0, sinon annule Z

rotation SRA S

SRL S

RLD

RRD

--------------------------------------------------------------------------------------------------

Bit BIT B,S Met Z si bit spécifié=0, sinon annule Z

--------------------------------------------------------------------------------------------------

--------------------------------------------------------------------------------------------------

Entrées INR,(C) ;Met Z si donnée entrée=0 sinon annule Z

et INLIND, ;Met Z si B-1=0, sinon annule Z

Sorties INIR,INDR ;Mis

OUTLOUTD ; Met Z si B-1=0, sinon annule Z

;OTIR,OTDR ;Met Z

--------------------------------------------------------------------------------------------------

Effets Des Instructions Sur Les Flags Demi-Carry et Addition-Soustraction

--------------------------------------------------------------------------------------------------

Groupe Instruction Effets Sur Demi-Carry Addition / Soustraction

--------------------------------------------------------------------------------------------------

Charge

8-bits LD A,I Annulé ; Annulé

LD A,R

--------------------------------------------------------------------------------------------------

LDI,LDIR, Annulé ; Annulé

LDD,LDDR

--------------------------------------------------------------------------------------------------

Compare CPI,CPIR,CPD Mis si pas de retenue

CPDR ;de bit 4 sinon annulé ; Mis

--------------------------------------------------------------------------------------------------

ADD A,S Mis si pas de carry

ADC A,S de bit 3, sinon annulé Annulé

SUB S Mis si pas de retenue

SBC A,S de bit 4, sinon annulé ; Mis

AND S

Arithmé- OR S ;Mis ;Annulé

tique XOR S

8-bits

CP S ;Mis si pas de retenue ; Mis

; De bit 4, sinon annulé

INC S Mis si carry de bit 3 ; Annulé

; sinon annulé

DEC S Mis si pas de retenue ; Mis

; de bit 4, sinon annulé

--------------------------------------------------------------------------------------------------

--------------------------------------------------------------------------------------------------

DAA Altéré ;Pas d'effet

CPL Mis ; Mis

Arithmé

tique NEG Mis si pas de retenue ;Mis

générale ; de bit 4, sinon annulé

CCF Pas d'effet ; Annulé

SCF Annulé ; Mis

--------------------------------------------------------------------------------------------------

ADD HL,SS Mis si carry venant

ADD HL,SS de bit 11, sinon annulé Annulé

Arithmé-

tique SBC HL,SS Mis si pas de retenue ;Mis

16-bits ; de bit 12, sinon annulé

ADD IX,PP Mis si carry venant ; Annulé

ADD IY,RR de bit 11, sinon annulé

--------------------------------------------------------------------------------------------------

;RLCA

RLA

;RRCA

RRA

;RLC S

Décalage RLS

et RRCS Annulé ;Annulé

rotation RR S

SLA S

SRA S

;SRI S

;RLD

;RRD

--------------------------------------------------------------------------------------------------

Bit BIT B,S Mis ; Annulé

--------------------------------------------------------------------------------------------------

--------------------------------------------------------------------------------------------------

INR,(C) Annulé ;Annulé

Entrées INI,INIR,

Sorties IND,INDR,

OUTI,OTIR, Altéré ; Mis

OUTD,OTDR

--------------------------------------------------------------------------------------------------

Effets de l'instruction sur le Flag Parité/Dépassement

--------------------------------------------------------------------------------------------------

Groupe Instruction ; Effets

--------------------------------------------------------------------------------------------------

Charge LD A,I ; Copie de la bascule d'interruption 2

8-bits LD A,R

--------------------------------------------------------------------------------------------------

LDI,LDD

Instruc- CPI,CPIR Mis si BC<>1, sinon annulé

tions CPD,CPDR

de blocs

LDIR,LDDR Annulé

--------------------------------------------------------------------------------------------------

ADD A,S

ADC A,S

SUB S ;Mis si fin de page, sinon annulé

SBC A,S

AND S

arithmé- OR S ; Mis si parité paire, sinon annulé

tique XOR S

8-bits

CPS ;Mis si fin de page, sinon annulé

INC S ;Mis si opérande était égale à &7F avant incrémentage,

; sinon annulé

DEC S ;Mis si opérande était égale à 80H avant incrémentage,

; sinon annulé

--------------------------------------------------------------------------------------------------

arithmé- DAA ;Mis si parité de (A) paire, sinon annulé

tique

générale NEG ;Mis si(A) était égal à &80 avant inversion,

; sinon annulé

--------------------------------------------------------------------------------------------------

arithmé- ADC HL,SS

tique SBC HL,SS Mis si fin de page, sinon annulé

16-bits

--------------------------------------------------------------------------------------------------

--------------------------------------------------------------------------------------------------

RLCS

RL S

RRC S

RR S

Décalage SLA S ; Mis si parité paire, sinon annulé

et SRA S

rotation SRL S

RLD S

RRD S

--------------------------------------------------------------------------------------------------

Bit BIT B,S ;Altéré

--------------------------------------------------------------------------------------------------

IN R,(C) Mis si parité paire, sinon annulé

Entrées INI,INIR,

et IND, INDR,

Sorties OUTI,OTIR, Altéré

OUTD,OTDR

--------------------------------------------------------------------------------------------------

Effets Des Instructions Sur Le Flag Carry

--------------------------------------------------------------------------------------------------

Groupe Instructions ; Effets sur le Carry

--------------------------------------------------------------------------------------------------

Charge LD A,I Pas d'effet

8-bits LD A,R

--------------------------------------------------------------------------------------------------

CPI,CPIR,

Instruc- CPD,CPDR,

tions de LDI,LDIR Pas d'effet

bloc LDD,LDDR

--------------------------------------------------------------------------------------------------

ADD A,S Mis si retenue du bit 7, sinon annulé

ADC A,S

SUB S Mis si pas de retenue, sinon annulé

arithmé- SBC S

tique

8-bits AND S

OR S ;Annulé

XOR S

CP S ;Mis si pas de retenue, sinon annulé

--------------------------------------------------------------------------------------------------

DAA Mis si retenue bcd, sinon annulé

Arithmé-

tique NEG Mis si A différent de 0 avant inversion,

générale ;sinon annulé

CCF Mis si CCF égal à 0 avant CCF, sinon

; annulé

SCF Mis

--------------------------------------------------------------------------------------------------

ADD HL,SS Mis si retenue du bit 15, sinon annulé

ADD LH,SS

Arithmé-

tique SBC HL,SS Mis si pas de retenue, sinon annulé

16-bits

ADD IX,PP Mis si retenue du bit 15, sinon annulé

ADD IY,RR

--------------------------------------------------------------------------------------------------

RLCA Copie A bit 7

RLA

RRCA Copie A bit 0

RRA

RLC S Copie bit 7 de l'opérande

RLS

Décalage

et RRC S Copie bit 0 de l'opérande

rotation RR S

SLA S Copie bit 7 de l'opérande

SRA S Copie bit 0 de l'opérande

SRL S Copie bit 0 de l'opérande

--------------------------------------------------------------------------------------------------

★ ANNÉES: 1985
★ AUTEUR: T. Hebertson
★ CONVERTION: CRACKERS VELUS

Page précédente : Dr.Watson - Autoformation à l'assembleur par Micro Application - Annexe 1
 
Je participe au site:

» Vous avez remarqué une erreur dans ce texte ?
» Aidez-nous à améliorer cette page : en nous contactant via le forum ou par email.

CPCrulez[Content Management System] v8.7-desktop/c
Page créée en 646 millisecondes et consultée 1374 fois

L'Amstrad CPC est une machine 8 bits à base d'un Z80 à 4MHz. Le premier de la gamme fut le CPC 464 en 1984, équipé d'un lecteur de cassettes intégré il se plaçait en concurrent  du Commodore C64 beaucoup plus compliqué à utiliser et plus cher. Ce fut un réel succès et sorti cette même années le CPC 664 équipé d'un lecteur de disquettes trois pouces intégré. Sa vie fut de courte durée puisqu'en 1985 il fut remplacé par le CPC 6128 qui était plus compact, plus soigné et surtout qui avait 128Ko de RAM au lieu de 64Ko.